Кафедра радіотехнічних систем

[RE-54] Обробка цифрових сигналів на ПЛІС в радіотехнічних системах

Робоча програма навчальної дисципліни (Силабус)

Реквізити навчальної дисципліни

Рівень вищої освіти	Перший (бакалаврський)
Галузь знань	-
Спеціальність
Освітня програма	172Б РКС - Радіотехнічні комп'ютеризовані системи (ЄДЕБО id: 49227)172Б РКС+ - Радіотехнічні комп'ютеризовані системи (ЄДЕБО id: 57920)
Статус дисципліни	Нормативна
Форма здобуття вищої освіти	Очна
Рік підготовки, семестр	3 курс, весняний семестр
Обсяг дисципліни	4 кред. (Лекц. 18 год, Практ. год, Лаб. 36 год, СРС. 66 год )
Семестровий контроль/контрольні заходи	Залік
Розклад занять	https://rozklad.kpi.ua
Мова викладання	Українська
Інформація про керівника курсу / викладачів	Лекц.: Могильний С. Б., Лаб.: Могильний С. Б., СРС.: Могильний С. Б.
Розміщення курсу	http://iot.kpi.ua/lms/course/view.php?id=3

Програма навчальної дисципліни

1. Опис навчальної дисципліни, її мета, предмет вивчання та результати навчання

1.1. Опис навчальної дисципліни

Навчальна дисципліна складається з одного розділу

1.2. Мета навчальної дисципліни

Метою навчальної дисципліни є підготовка фахівця, який має базові компетенції з розробки схем реалізації комбінаційні та послідовністні цифрових пристроїв на основі опису на мові Verilog для реалізації пристроїв обробки цифрових сигналів на FPGA.

Метою навчальної дисципліни є формування у студентів компетентностей:

• Здатність використовувати базові методи, способи та засоби отримання, передавання, обробки та зберігання інформації (ФК 3).
• Здатність здійснювати комп'ютерне моделювання пристроїв, систем і процесів з використанням універсальних пакетів прикладних програм (ФК 4).
• Здатність проектувати цифрові пристрої (ЦП), в тому числі на ПЛІС, організовувати обробку цифрових даних і сигналів в мікрокомп’ютерних системах: введення даних з сенсорів, віддалене керування, формування сигналів керування для виконавчих механізмів (ФК 16).

1.3. Предмет вивчення дисципліни

Предмет навчальної дисципліни –  сукупність рішень математики логіки та опису на мові HDL елементів ЦП, методи аналізу роботи ЦП та верифікації результатів обробки цифрових сигналів з використанням ПЛІС (FPGA), аналіз функціональних та часових параметрів реалізованого ЦП.

1.4. Програмні результати навчання

• Адаптуватись в умовах зміни технологій інформаційно-комунікаційних мереж, телекомунікаційних та радіотехнічних систем (ПРН 5).
• Виконувати різними способами мінімізацію логічної функції та синтезувати схему синхронного або асинхронного послідовністного цифрового пристрою, використовувати спеціалізовані програми для реалізації цифрових пристроїв на ПЛІС, розроблювати сценарії на сучасній мові програмування для віддаленого керування об’єктами, використовуючи отримані дані від сенсорів (ПРН 23).
• Проводити математичне моделювання та оптимізацію  аналогових та цифрових  схем в сучасних САПР.  Правильно інтерпретувати отриманий результат моделювання та проводити оцінку його адекватності, будувати та аналізувати еквівалентні схеми основних електронних компонентів, використовувати спеціалізовані  системи    для  аналізу  та проектування схем цифрової обробки сигналів (ПРН 25).

2. Пререквізити та постреквізити дисципліни (місце в структурно-логічній схемі навчання за відповідною освітньою програмою)

Перелік дисциплін або знань та умінь, володіння якими необхідні здобувачу вищої освіти для успішного засвоєння дисципліни	Перелік дисциплін, які базуються на результатах навчання з даної дисципліни
Дисципліна вивчається на основі предметів цифрових технологій та програмування: «Інформатика 2»	«Вбудовані системи на мікроконтролерах» «Вбудовані мікрокомп’ютерні системи радіокерування»

3. Зміст навчальної дисципліни

Тема 1. Технологія FPGA.

Тема 2. Розробка проєкту на FPGA в Vivado.

Тема 3. Елементи мови опису ЦП Verilog.

Тема 4. Етапи проєктування ЦП на FPGA.

Тема 5. Оператори мови Verilog та приклади їх використання.

Тема 6. Синтез Verilog-моделей обробки сигналів на рівні потоків даних.

Тема 7. Блоки тверджень (Block Statements) у мові Verilog.

Тема 8. Написання ефективного Testbench для перевірки конструкції HDL обробки сигналів.

Тема 9. Використання Verilog і VIVADO для розробки двох частотної системи ШІМ.

4. Навчальні матеріали та ресурси

Базова література:

1. Архітектура комп’ютерних систем: лабораторний практикум [Електронний ресурс] : навчальний посібник для студ. спеціальності 126 «Інформаційні системи та технології» / Є. О. Батрак ; КПІ ім. Ігоря Сікорського. – Київ : КПІ ім. Ігоря Сікорського, 2020. – 110 с.

2. Рябенький, В. М. VERILOG. Практика проектування цифрових пристроїв на ПЛIС : навч. посібник / В. М. Рябенький, О. О. Ушкаренко. – Миколаїв : Іліон, 2007. – 324 с.

 

Додаткова література:

1. Vivado Design Suite User Guide Release Notes, Installation, and Licensing. Xilinx. UG973 (v2020.1), Juny 3, 2020. (Електронний ресурс https://docs.xilinx.com/v/u/2020.1-English/ug973-vivado-release-notes-install-license )

2. Introduction to FPGA Design with Vivado High-Level Synthesis. EE Times.UG998 (v1.1) January 22, 2019. (Електронний ресурс https://www.eetimes.com/free-high-level-synthesis-guide-for-s-w-engineers /)

 

Інформаційні ресурси Інтернету:

1. Сайт дистанційного навчання на Moodle Академії Mikrotik. Електронний ресурс: http://iot.kpi.ua/lms/
2. Платформа дистанційного навчання «Сікорський». Електронний ресурс: https://www.sikorsky-distance.org/

Цифрова лабораторія FPGA/DSP НТУУ «КПІ». Електронний ресурс: http://fpga.in.ua

Навчальний контент

5. Методика опанування навчальної дисципліни (освітнього компонента)

5.1. Розподіл занять за темами

Тема 1. Лекція 1. Технологія FPGA.

Тема 2. Лекція 2. Розробка проєкту на FPGA в Vivado.

Тема 3. Лекція 3. Елементи мови опису ЦП Verilog.

Тема 4. Лекція 4. Етапи проєктування ЦП на FPGA.

Тема 5. Лекція 5. Оператори мови Verilog та приклади їх використання.

Тема 6. Лекція 6. Синтез Verilog-моделей обробки сигналів на рівні потоків даних.

Тема 7. Лекція 7. Блоки тверджень (Block Statements) у мові Verilog.

Тема 8. Лекція 8. Написання ефективного Testbench для перевірки конструкції HDL обробки сигналів.

Тема 9. Лекція 9. Використання Verilog і VIVADO для розробки двох частотної системи ШІМ.

 

Модульна контрольна робота (тести при дистанційному навчанні):

1. За темами 1-8

Підготовка до заліку

Залік

5.2. Методика опанування

Лекції

Лекція 1. Технологія FPGA

Зміст лекції:

1. Принципи роботи мікросхем FPGA.
2. Застосування і переваги FPGA.

Лекція 2. Розробка проєкту на FPGA в Vivado

Зміст лекції:

1. Послідовність розробки та верифікації проєкту.
2. Створення нового проєкту в Xilinx Vivado.
3. Додавання файлу конструкції Verilog.
4. Додавання файлу моделювання Verilog.
5. Додавання коду.
6. Поведінкове моделювання і тестування

Лекція 3. Елементи мови опису ЦП Verilog

Зміст лекції:

1. Класифікація моделей – складових проекту.
2. Елементи мови: коментарі, операції, числові та рядкові константи, ідентифікатори та ключові слова.
3. Структури даних: ланцюги, регістри, вектори, масиви, цілі та дійсні числа, системні функції.
4. Директиви компілятора.

Лекція 4. Етапи проєктування ЦП на FPGA

Зміст лекції:

1. Переваги використання мов HDL.
2. Методології ведення проєкту.
3. Поділ проєкту на частини у FPGA.

Лекція 5. Оператори мови Verilog та приклади їх використання

Зміст лекції:

1. Операнди та приклади їх використання.
2. Параметри.
3. Функції, правила робити з ними.

Лекція 6. Синтез Verilog-моделей обробки сигналів на рівні потоків даних

Зміст лекції:

1. Безперервний оператор присвоєння, введення часових затримок, скорочена форма запису.
2. Блоки always.
3. Процедурні твердження для призначення: assign i deassign, force і release,
4. Блокуючі і неблокуючі процедурні призначення.

Лекція 7. Блоки тверджень (Block Statements) у мові Verilog

Зміст лекції:

1. Об'єднання кількох тверджень в групу.
2. Блоки, які виконуються паралельно та послідовно.
3. Твердження: if…else, case.
4. Реалізація мовних конструкцій, на прикладі дешифраторів.

Лекція 8. Написання ефективного Testbench для перевірки конструкції HDL обробки сигналів

Зміст лекції:

1. Побудова Testbenches (тестових стендів): генерування тактових сигналів, надання стимулу, відображення результатів.
2. Приклади простих Testbenches.
3. Тестові стенди для самоперевірки.
4. Інструкції з написання тестових стендів.

Лекція 9. Використання Verilog і VIVADO для розробки двох частотної системи ШІМ

Зміст лекції:

1. Алгоритм реалізації генератора сигналу широтно-імпульсної модуляції.
2. Рішення для конструкції модулятора: селектор, лічильник, цифровий синус, ШІМ.
3. Етапи та потік проєктування.
4. Vivado Design Suite і режими його використання.

 

Лабораторні роботи

Лабораторна робота 1. Реалізація модуля СЕЛЕКТОР

Теоретична частина

Даний модуль генерує один вихідний сигнал з двома можливими значеннями приросту для модуля лічильника. Вибране значення приросту, залежить від положення двохпозиційного вбудованого перемикача. Теоретичною основою лабораторної роботи є матеріал лекції 9.

Практична частина під час роботи в аудиторії

1. Створити новий проект крок за кроком, як описано в методичних вказівках до ЛР 1.

2. Створити модуль за допомогою текстового редактора Vivado.

3. Записати Verilog-модель Selector.

4. Створити Test Bench та перевірити отримані параметри модуля.

5. Оформити протокол та зберегти його у відповідній папці завдання до ЛР 1 на платформі Moodle.

Завдання для самостійної роботи

Завдання та контрольні питання для самоперевірки викладені на інформаційному ресурсі Інтернету для СРС: http://iot.kpi.ua/lms/

Лабораторна робота 2. Реалізація модуля ЛІЧИЛЬНИК

Теоретична частина

Даний модуль являє собою додавальний лічильник зі значенням приросту, що вибирається користувачем. Його завданням буде генерування адреси читання для ПЗП, де зберігаються вибірки синусоїди. Крок підрахунку буде керуватися модулем Selector, створеним в ЛР 1. На виході генерується один вихідний сигнал з двома можливими значеннями приросту для модуля лічильника. Вибране значення приросту, залежить від положення двохпозиційного вбудованого перемикача. Теоретичною основою лабораторної роботи є матеріал лекції 9.

Практична частина під час роботи в аудиторії

1. Створити новий проект крок за кроком, як описано в методичних вказівках до ЛР 2.

2. Створити модуль за допомогою текстового редактора Vivado.

3. Записати Verilog-модель Counter.

4. Створити Test Bench та перевірити отримані параметри модуля.

5. Оформити протокол та зберегти його у відповідній папці завдання до ЛР 2 на платформі Moodle.

Завдання для самостійної роботи

Завдання та контрольні питання для самоперевірки викладені на інформаційному ресурсі Інтернету для СРС: http://iot.kpi.ua/lms/

 

Лабораторна робота 3. Реалізація модуля ЦИФРОВИЙ СИНУС

Теоретична частина

Даний модуль генерує цифрове представлення аналогового (синусового) сигналу з потрібною частотою. Він використовує значення лічильника, створеного в ЛР 2, як адреси, щоб отримати наступне значення синусоїди з ПЗП.

Використовується матеріал лекції 9 та ресурсу Інтернет для СРС.

Практична частина під час роботи в аудиторії

1. Створити новий проект крок за кроком, як описано в методичних вказівках до ЛР 3.

2. Створити модуль за допомогою текстового редактора Vivado.

3. Записати Verilog-модель Digital Sine.

4. Створити Test Bench та перевірити отримані параметри модуля.

5. Оформити протокол та зберегти його у відповідній папці завдання до ЛР 3 на платформі Moodle.

Завдання для самостійної роботи

Завдання та контрольні питання для самоперевірки викладені на інформаційному ресурсі Інтернету для СРС: http://iot.kpi.ua/lms/

 

Лабораторна робота 4. Реалізація модуля ШИРОТНО-ІМПУЛЬСНА МОДУЛЯЦІЯ

Теоретична частина

Даний модуль генерує сигнал широтно-імпульсної модуляції (ШІМ), модульований за допомогою цифрової синусоїди від модуля Digital Sine. Модуль реалізований у вигляді цифрового автомата (Finite State Machine  - FSM). FSM використовує для генерування сигналу ШІМ з правильним робочим циклом для кожного періоду поточні значення амплітуди цифрового синусоподібного сигналу, які зберігаються в ПЗП.

Використовується матеріал лекції 9 та ресурсу Інтернет для СРС.

Практична частина під час роботи в аудиторії

1. Створити новий проект крок за кроком, як описано в методичних вказівках до ЛР 4.

2. Створити модуль за допомогою текстового редактора Vivado.

3. Записати Verilog-модель PWM.

4. Створити Test Bench та перевірити отримані параметри модуля.

5. Оформити протокол та зберегти його у відповідній папці завдання до ЛР 4 на платформі Moodle.

Завдання для самостійної роботи

Завдання та контрольні питання для самоперевірки викладені на інформаційному

ресурсі Інтернету для СРС: http://iot.kpi.ua/lms/

Лабораторна робота 5. Реалізація модуля МОДУЛЯТОР

Теоретична частина

Цей модуль об’єднує всі раніше спроєктовані модулі. Для створення модуля Modulator, виконуємо кроки для створення модулів, описані раніше, за допомогою Vivado Text Editor..

Використовується матеріал лекції 9 та ресурсу Інтернет для СРС.

Практична частина під час роботи в аудиторії

1. Створити новий проект крок за кроком, як описано в методичних вказівках до ЛР 5.

2. Створити модуль за допомогою текстового редактора Vivado.

3. Записати Verilog-модель Modulator.

4. Створити Test Bench та перевірити отримані параметри модуля.

5. Оформити протокол та зберегти його у відповідній папці завдання до ЛР 5 на платформі Moodle.

Завдання для самостійної роботи

Завдання та контрольні питання для самоперевірки викладені на інформаційному ресурсі Інтернету для СРС: http://iot.kpi.ua/lms/

 

Примітка: Тривалість виконання кожної лабораторної роботи 6 год. При виконанні лабораторних робіт в дистанційному режимі можливе коригування часу їх виконання в сторону збільшення.

6. Самостійна робота студента

До самостійної роботи студентів включається підготовка до аудиторних занять шляхом опанування матеріалів лекцій, вивчення базової, додаткової літератури, виконання лабораторних робіт.

Теми 1. Технологія FPGA

СРС підготовки до тесту.

Тема 2. Розробка проєкту на FPGA в Vivado.

СРС підготовки до тесту.

Тема 3. Елементи мови опису ЦП Verilog.

СРС підготовки до модульної контрольної роботи.

Тема 5. Оператори мови Verilog та приклади їх використання.

СРС підготовки до тесту.

Тема 6. Синтез Verilog-моделей обробки сигналів на рівні потоків даних.

СРС підготовки до лдомашньої контрольної роботи.

Тема 9. Використання Verilog і VIVADO для розробки двох частотної системи ШІМ.

СРС підготовки до лабораторних робіт.

Виконання домашньої контрольної роботи (тести при дистанційному навчанні).

Підготовка до заліку.

Політика та контроль

7. Політика навчальної дисципліни (освітнього компонента)

7.1. Форми роботи

Лекції проводяться з використанням наочних засобів представлення матеріалу та з використанням методичних матеріалів, доступ до яких наявний у здобувачів вищої освіти. Студенти отримують всі матеріали через навчальну платформу Moodle, e-mail, кампус. Для спілкування та консультацій використовується telegram-група.

Здобувачі вищої освіти залучаються до обговорення лекційного матеріалу та задають питання, щодо його сутності.

При виконанні лабораторних робіт застосовуються форми індивідуальної та колективної роботи (командна робота, парна робота) для реалізації завдань викладача на набуття навичок самостійної практичної роботи.

Під час вивчення курсу застосовуються стратегії активного і колективного навчання, які визначаються наступними методами і технологіями:

1. методи проблемного навчання (проблемний виклад, частково-пошуковий (евристична бесіда) і дослідницький метод);
2. особистісно-орієнтовані (розвиваючі) технології, засновані на активних формах і методах навчання («мозковий штурм», «аналіз ситуацій» тощо);
3. інформаційно-комунікаційні технології, що забезпечують проблемно-дослідницький характер процесу навчання та активізацію самостійної роботи здобувачів вищої освіти (електронні презентації, застосування на основі комп'ютерних і мультимедійних засобів практичних завдань (тести), доповнення традиційних навчальних занять засобами взаємодії на основі мережевих комунікаційних можливостей (програмні засоби, мобільні додатки тощо).

7.2. Правила відвідування занять

Заняття можуть проводитись в навчальних аудиторіях згідно розкладу. Також заняття можуть проводитись дистанційно в асинхронному режимі з використанням навчальної платформи Moodle з однозначною ідентифікацією здобувача вищої освіти. Проведення занять онлайн повинне бути передбачене відповідним наказом по КПІ ім. Ігоря Сікорського.

За наявності поважних причин здобувач вищої освіти повинен завчасно (за 1 день) повідомити викладача про причини можливого пропуску контрольного заходу. Всі контрольні заходи (тести) в дистанційному режимі проводяться синхронно (одночасно для всіх студентів).

Якщо завчасно повідомити не вдалось, здобувач вищої освіти протягом одного тижня має зв'язатись з викладачем для погодження форми і порядку усунення заборгованості.

Якщо аудиторне заняття випадає на неробочий день (святковий, пам'ятний тощо), то матеріал такого заняття частково переходить в категорію «Самостійна робота здобувачів вищої освіти», а частково додається до наступного заняття.

7.3. Правила призначення заохочувальних та штрафних балів

Заохочувальні бали:

+10 балів – студенту автору статті (доповіді на конференції) за тематикою курсу (тільки за умови подання комплекту матеріалів).

Сума всіх заохочувальних балів не може перевищувати 10 балів.

Штрафні бали:

-1 бал за затримку завантаження протоколу ЛР (понад 2 тижні) та відсутність без поважних причин на лабораторній роботі.

 

Політика щодо академічної доброчесності

Політика та принципи академічної доброчесності визначені у розділі 3 Кодексу честі Національного технічного університету України «Київський політехнічний інститут імені Ігоря Сікорського». Детальніше: https://kpi.ua/code

Норми етичної поведінки

Норми етичної поведінки студентів і працівників визначені у розділі 2 Кодексу честі Національного технічного університету України «Київський політехнічний інститут імені Ігоря Сікорського». Детальніше: https://kpi.ua/code

8. Види контролю та рейтингова система оцінювання результатів навчання (РСО)

9.1. Види контролю

Вид контролю	Спосіб контролю
Поточний контроль	Частина 1. Перевірка підготовки до лабораторних робіт (експрес-опитування, тестування) Частина 2. Перевірка виконання лабораторних робіт (протоколів) відповідно до розкладу занять, модульні контрольні роботи, домашня контрольна робота
Календарний контроль	Проводиться двічі на семестр як моніторинг поточного стану виконання вимог силабусу
Семестровий контроль	Залік

9.2. Рейтингова система оцінювання результатів навчання

Головна частина рейтингу студента формується через активну участь у лабораторних роботах, отримання результатів модульної контрольної роботи (тестів) та виконанні домашньої контрольної роботи.

Модульну контрольну роботу та залік проводить лектор - викладач кафедри радіотехнічних систем.

1)Поточний контроль

Проводяться експрес-опитування за темою заняття, виконання тестових завдань, обговорення правових кейсів, підготовка проєктів документів

Рейтинг студента складається з балів, що отримуються за експрес-опитування за темою заняття, обговорення правових кейсів, вирішення практичних завдань, доповнення відповідей інших студентів у процесі дискусії на практичних заняттях, виконання тестових завдань онлайн та підготовки проєктів документів. У випадку відсутності студента на лабораторній роботі, необхідно відпрацювати пропущене заняття. Виконання всіх лабораторних робіт є умовою отримання позитивної оцінки за результатами навчання.

1. Лабораторні роботи

Ваговий бал – 4.

Критерії оцінювання:

• «відмінно», повне виконання завдання –  4;
• «добре», виконання завдання, але теоретичні знання недостатні – 3
• «задовільно», виконання завдання, але відсутній звіт – 1-2;
• «незадовільно», робота не виконувалась – 0.

Затримка із захистом роботи більше, ніж на 2 тижні  -1 бал.

Максимальна кількість балів за всі лабораторні роботи дорівнює  4х9 = 36 балів.

1. Модульний контроль (МКР)

Ваговий бал – 5.

Кількість частин для контролю - 5

Критерії оцінювання:

– ­«відмінно», повна відповідь на всі питання та повне виконання завдання  (не менше 90%) – 5 балів;

– «добре», достатньо повна відповідь та повне виконання завдання (не менше 75%), або повна з незначними похибками – 4…3 балів;

– «задовільно», неповна відповідь (не менше 60%) та незначні помилки – 2..1 балів

– «незадовільно», незадовільне виконання завдання (не відповідає вимогам) – 0 балів.

Максимальна кількість балів за всі контрольні роботи дорівнює 5х5 = 25 6алів

 

Примітка: При дистанційному навчанні модульний контроль замінюється тестами.

 

1. Домашня контрольна робота (ДКР)

Ваговий бал – 15.

Критерії оцінювання:

– «відмінно», повне виконання завдання  (не менше 90%) – 13-15 балів;

– «добре», достатньо повне  виконання завдання (не менше 75%), або повне  з незначними похибками – 10…12 бали;

– «задовільно», неповне виконання завдання (не менше 60%) –  6-9 бал;

– «достатньо», неповне виконання завдання (менше 60%) –  1-5 балів;

– «незадовільно», завдання не виконувалося – 0 балів.

Максимальна кількість балів за ДКР дорівнює 15х1=15 балів

 

Примітка: При дистанційному навчанні ДКР замінюється 3-ма тестами.

Штрафні та заохочувальні бали за (сума як штрафних, так і заохочувальних балів не має перевищувати  (4 бали):

- відсутність на лабораторному занятті без поважних причин                               –1

- участь у модернізації, супроводженні та адмініструванні дисципліни, виконання завдань з удосконалення методичних та дидактичних  матеріалів з дисципліни              +1…+2

 

Загальний рейтинговий бал дисципліни (максимум 100 балів):

R_Σ = R_ЗКР + R_ЛР + R_МКР + R_ДКР,

де R_ЗКР – рейтинговий бал за залікову контрольну роботу з дисципліни (від 0 до 24 балів);

R_ЛР – рейтингові бали за виконання лабораторних робіт №1…№9;

R_МКР – рейтингові бали за модульні контрольні роботи (тести) (від 0 до 25 балів);

R_ДКР – рейтингові бали за домашню контрольну роботу (від 0 до 15 балів).

 

Рейтингова шкала з дисципліни складає:

R=36_ЛР+25_МКР +15_ДКР + 24_Залік =100 балів

 

Примітка: При дистанційному навчанні МКР і ДКР замінюється 8-ма тестами.

Остаточний рейтинг не може перевищувати 100 балів.

2)Календарний контроль

Здійснюється двічі на семестр як моніторинг поточного стану виконання вимог силабусу

Критерій	Перший	Другий
Термін	8-й тиждень	14-й тиждень
Умови отримання позитивного результату	якщо поточний рейтинговий бал складає не менше 50% від максимально можливого балу на момент календарного контролю	якщо поточний рейтинговий бал складає не менше 50% від максимально можливого балу на момент календарного контролю

3)Залікова контрольна робота

Максимальна рейтингова оцінка без врахування залікової контрольної роботи складає 76 балів.

Якщо здобувача вищої освіти не задовольняє набрана кількість балів, то результати рейтингової оцінки не скасовуються, а здобувач вищої освіти пише залікову контрольну роботу з дисципліни, бали якої додаються до отриманих раніше.

Кожне питання оцінюється з 24 балів відповідно до системи оцінювання:

– “відмінно”, повна відповідь (не менше 90% потрібної інформації) –

24…22 балів;

– “добре”, достатньо повна відповідь (не менше 75% потрібної

інформації, або незначні неточності) – 20…15 бал;

– “задовільно”, неповна відповідь (не менше 60% потрібної інформації

та деякі помилки) – 14…10 балів;

– “незадовільно”, незадовільна відповідь – 0 балів.

Примітка: При дистанційному навчанні залік проводиться у вигляді тесту (24 - 48 питань).

Тест проводиться на платформі дистанційного навчання Moodle і питання можуть бути різної форми, які можна реалізувати в Moodle.

Таблиця відповідності рейтингових балів оцінкам за університетською шкалою

Кількість балів	Оцінка
100-95	Відмінно
94-85	Дуже добре
84-75	Добре
74-65	Задовільно
64-60	Достатньо
Менше 60	Незадовільно
Не виконані умови допуску	Не допущено

9. Додаткова інформація з дисципліни (освітнього компонента)

...

Опис матеріально-технічного та інформаційного забезпечення дисципліни

Лабораторні роботи виконуються в спеціалізованому класі 203-17 з використанням САПР Quartus II.

---

Робочу програму навчальної дисципліни (силабус):
Складено Могильний С. Б.;
Ухвалено кафедрою РТС (протокол № 12/22 від 2022-06-14 )
Погоджено методичною комісією факультету/ННІ (протокол № ______ від ______)